一、通过直接栅电流测量研究PMOSFET's热载流子损伤（论文文献综述）
苏帅[1]（2021）在《基于自终止热刻蚀方法的凹槽栅GaN高电子迁移率晶体管研究》文中认为GaN作为第三代半导体的代表,具有大禁带宽度、高击穿场强的优良特性,同时AlGaN/GaN异质结具有高浓度二维电子气（2DEG）、高电子迁移率的突出特点,因此利用AlGaN/GaN异质结制备的高电子迁移率晶体管（GaN HEMT）具有高耐压、低导通电阻、高开关速率等优点,有望应用于高频高压电力电子器件中,极大地提高能源转换的效率。在实际应用时,考虑到失效安全及简化驱动电路的需求,需要制备增强型器件。在增强型器件开发中,高均匀性、低界面态密度的栅极凹槽可控制备成为亟需解决的关键瓶颈问题之一,也成为当前国内外研究的热点。针对上述关键科学问题,本论文基于系统研究提出并开发出一种新型栅极凹槽制备的方法,并将该方法应用于器件的制备中。论文的主要研究内容如下:1.成功开发出一种新型高均匀性、低界面态密度、深度可控的栅极凹槽制备方法。深入研究了传统干法刻蚀和湿法腐蚀的机理以及存在的问题,并提出了利用MOCVD高温自终止热分解刻蚀方法实现高均匀性、低界面态栅极凹槽结构的技术思路。进而设计和生长了具有10 nm GaN插入层的复合势垒外延结构,并对该外延结构的极化模型及各外延层的作用做出了系统分析。基于该复合势垒外延结构,成功验证了热分解自终止刻蚀方法的可行性。针对分解完成后凹槽表面出现的凸起结构问题,提出了凹槽在热分解过程中所受的气流模型,详细分析了分解温度、腔室压强、NH3气流量、凹槽与气流相对方向的影响,并最终优化出分解完成后表面平整,台阶流清晰,且粗糙度为0.29nm的凹槽表面形貌。通过该自终止热分解方法的使用凹槽深度的均匀性提高了～3倍,凹槽深度达到精确可控,且分解过程对2DEG特性无影响,同时可以将由于干法刻蚀造成的界面损伤态（Cl相关）以及表面杂质（O和C等）几乎完全去除,界面态密度由～1013 eV-1·cm-2降低到～1011 eV-1·cm-2,降低了～2个数量级。2.利用Si离子注入的方法,制备出高均匀性、低接触电阻率的源漏欧姆接触。研究了传统Ti/Al基高温欧姆接触的形成原理及各层金属的作用,利用TiN表面接触层,制备出低表面粗糙度的无Au欧姆接触;通过优化AlGaN势垒厚度、Ti/Al金属的厚度比、退火温度等条件,得到接触电阻率为0.84 Ω·mm的无Au欧姆接触,但其电阻率难以继续降低。开发出完整的Si离子注入欧姆接触制备工艺,研究了离子注入剂量与接触电阻率的关系,通过优化得到接触电阻率低至～0.3 Ω·mm的源漏欧姆接触。得益于Si离子注入的高均匀性,接触电阻率的片上均匀性极高。实验中为了解决Si离子高温激活过程中的表面分解问题,利用SiN/AlN叠层结构作为高温退火的表面保护层从而有效解决了表面分解的问题,同时表面保护层增强了异质结沟道处的2DEG浓度,减小了沟道的方阻,另外该保护层薄膜可以作为器件的的钝化层存在。3.使用自终止热分解刻蚀方法成功制备了高均匀性、低栅极界面态的GaN MIS HEMT器件。与传统干法刻蚀方法制备的器件相比,其性能实现了大幅提高。阈值电压漂移减小至0.08 V,栅极失效电压提高至+13 V,阈值电压的热漂移降低至-0.4V,且VTH均匀性显着提高,达到-6.03±0.12V。设计并生长了应用于增强型MIS HEMT器件制备的双沟道复合势垒外延结构,使用该外延结构成功制备出MIS栅结构增强型器件,器件阈值电压VTH为1.2 V@10μA/mm,开关比为109,输出电流～300mA/mm以上,初步实现增强型器件操作,成功验证了自终止热分解刻蚀方法在增强型MIS HEMT器件制备中的可行性。4.开发出完整的基于自终止热刻蚀方法制备二次外延p-GaN栅增强型器件的工艺流程,并制备了与其工艺兼容的混合阳极横向二极管器件。制备的增强型器件阈值电压达到1.75 V@10μA/mm,开关比达到1010量级,阈值电压回滞减小至0.005 V,栅极漏电流降低,输出电流和峰值跨导均实现了提高。深入研究了 GaN HEMT器件在实际应用中需要与二极管反接并联使用的需求,成功开发出一种与二次外延p-GaN栅增强型HEMT器件制备工艺完全兼容的厚势垒混合阳极横向二极管器件,相比传统的一次外延薄势垒结构二极管,器件的正向开启电压Von（0.7 V）导通电阻Ron（10.2 Ω·mm）同时实现了降低,且器件在无场板结构的情况下,实现了 488 V的反向击穿电压。
杨翰琪[2]（2018）在《射频LDMOS器件UIS应力可靠性研究》文中研究指明射频横向双扩散金属氧化物半导体器件（RF-LDMOS）具有线性度好、增益高、耐压高及宽带匹配性能好等优点,被广泛应用于移动通讯基站的功率放大器等方面。在RF-LDMOS的系统应用中,非钳位感性负载下的开关过程（Unclamped Inductive Switching,UIS）已成为其经常承受到的极端电应力情况,长期UIS应力会使RF-LDMOS各项电学参数产生退化,使其面临严重的可靠性问题。因此,迫切需要对射频LDMOS器件UIS应力下的退化机理展开深入研究。本文基于射频LDMOS器件UIS退化测试平台及计算机辅助仿真平台,并借助直流电流电压法（Direct Current Current-Voltage,DCIV）,研究了射频LDMOS器件在UIS应力下的退化机理。研究结果表明,在重复UIS应力作用下,热空穴注入漏极一侧栅场板末端下方氧化层并产生大量界面态。产生的界面态通过散射作用扰乱漂移区内载流子的传输,降低了可动载流子的迁移率,使得电导率降低,进而导致器件导通电阻增加、跨导减小;注入的热空穴在氧化层下方感应出电子镜像层,增大了漂移区的有效电子数目,减小了空间势垒区的宽度,使得栅漏电容升高。二者的共同作用使得器件功率增益下降。此外,本文进一步研究了不同结构和工艺参数对器件UIS应力可靠性的影响,并借助计算机辅助仿真手段,分别提出具有双LDD（Lightly Doped Drain）结构、Pdown结构以及沟道P-阱结构的高UIS应力可靠性射频LDMOS器件。其中,带有双LDD结构的射频LDMOS器件可靠性最佳,与原结构相比,可将UIS应力下的峰值电流降低32%,雪崩击穿时间减少16%,有效抑制了热载流子注入,进而提高了射频LDMOS器件在UIS应力下的可靠性。
王倩琼[3]（2017）在《新型MOSFET和TFET器件的辐照可靠性研究》文中认为近年来,随着快速发展的航空航天事业,迫切需要增强集成电路抗辐照效应的能力,绝缘体上硅（silicon on insulator,SOI）技术实现了全介质隔离的特殊结构,减少了电离电荷收集区,消除了闩锁效应,使其广泛应用于空间和军事等领域。然而由于埋氧层的存在,使得同工艺的SOI器件较体硅器件的辐照退化更为复杂,影响了SOI材料的抗总剂量辐照水平。随着CMOS工艺的特征尺寸进入深亚微米级时,逐渐减薄的栅氧化层厚度使得其对总剂量效应敏感度在减退,然而器件的Shallow Trench Isolation（STI）隔离结构中辐照感生的陷阱电荷会对其可靠性产生一定威胁。与此同时,受不断缩小的特征尺寸趋势影响,SOI器件抗单粒子效应（Single Event Effect,SEE）能力也在逐渐减弱,对单粒子表征参数的提取可为后期加固设计提供参考价值。此外,目前辐照可靠性方面的研究主要集中在MOS器件,而有关TFET器件的辐照效应研究工作很少。对于较低开态电流的隧穿晶体管,其所构成的存储器,不仅会减慢了读操作,还会对重离子导致的单粒子翻转效应更为敏感。因此,仍需分析和评估新型半导体器件的辐照可靠性。本文对新型SOI MOSFET、纳米级体硅MOSFET以及含埋氧层结构的新型TFET器件辐照可靠性进行了实验和仿真研究,分析了栅氧化层、埋氧层和隔离氧化层所致器件总剂量效应的失效模式和损伤机制,完成了6T SRAM的单粒子翻转效应表征参数的提取,以及研究了隧穿场效应晶体管的单粒子瞬态效应物理机理,具体内容如下。1.本文研究了H形栅PDSOI NMOS器件的60Co-γ射线总剂量效应。研究表明阈值电压、亚阈值摆幅、跨导、输出电导等电特性参数随着辐照剂量的增大均出现了明显退化行为。其中,当辐照偏置条件为体接触时,随着辐照剂量的积累,器件的阈值电压会发生负向漂移。而对于辐照偏置为体浮空的器件,在剂量点较低（200300krad（Si））时,阈值电压的漂移出现了“反弹”现象,即阈值电压由负向漂移改为正向漂移。这是因为,埋氧层中的电势会受辐照感生的氧化物陷阱电荷的影响,而逐渐被抬高,这就会将体区中的电子引诱向Si/SiO2界面处靠近,削弱了沟道形成能力。2.对不同剂量率下该器件的γ射线总剂量效应进行了研究分析。其中包括器件在不同剂量率下阈值电压的退化、前栅输出特性曲线的变化、辐照偏置状态对体电流在不同剂量率下的退化影响,并分析研究了剂量率效应对背栅跨导退化的影响。研究发现,由于在OFF态下更容易导致背沟道的反型,致使器件还处于截止态时便可测得体电流;在300 krad（Si）时跨导曲线出现“双峰值”现象。且界面态密度在不同剂量率存在差异,致使阈值电压、体电流和背栅跨导均出现了ELDRS效应。3.通过实验测试和仿真计算对65 nm工艺MOSFET器件的总剂量效应进行了研究。重点在于观察不同宽长比,不同偏置条件下随着辐照剂量的积累器件所表现出的失效模式,对总剂量影响进行评估并研究失效的机理。研究结果表明,对于含有STI隔离介质的NMOSFET器件,随辐照剂量的积累器件亚阈值特性有明显的退化现象,且其退化的趋势随着宽长比的增加逐渐减小,而关态泄漏电流的退化则随宽长比增加有所改善,小宽长比器件关态漏电退化最为严重。与此同时,通过在漏端保留n型掺杂的LDD结构,而在源端的添加halo区并进行p型重掺杂,以此来提高器件抗辐照效应的能力。仿真发现,加入非对称halo后的阈值电压变大,亚阈值电流和关态漏电流均有明显减小,输出电阻增大了7倍,提高了器件固有特性,又通过分析寄生晶体管转移特性和阈值电压的漂移,验证了该器件抗辐照特性得到了改善。4.对基于三维H-PDSOI的六管存储单元进行了单粒子翻转效应（Single Event Upset,SEU）分析,使用方法为混合级仿真。分析数据可知,随着LET值的增大,重离子撞击SRAM电路可致存储结点电压的改变以及单元存储逻辑的翻转。通过仿真分析,得到未加固器件的翻转阈值,并与实验所得数据一致,验证了本文中所建器件模型和仿真方法的准确性。此外,还研究了SRAM电路抗SEU的设计方法,通过添加滤波电容,大大提升了该电路的翻转阈值,在电路正常工作的情况下不会产生明显的额外功耗。5.本文分析了单粒子效应对0.2μm CMOS工艺的两种SOI器件（全耗尽型和部分耗尽型）的影响。数据分析可知,FDSOI器件耐重离子撞击的能力是优于PDSOI器件的,并结合Sentaurus和HSPICE这两种软件使用了电路级仿真方法分别研究了这两种器件所构成的存储单元单粒子翻转效应,提取相关电路SEU的表征参数,其中,FDSOI SRAM电路翻转阈值的范围为(118 MeV?cm2/mg,119 MeV?cm2/mg],临界电荷的范围为(1.2044×10-13 C,1.2084×10-13 C],而PDSOI器件抗单粒子翻转能力相对较弱。6.比较研究了LTFET器件和UTFET器件的电特性,较为系统的掌握了该类器件的工作原理。仿真结果显示,由于拥有较小栅-漏重叠电容,LTFET器件有着优于UTFET器件的频率特性,因此,LTFET器件在新一代半导体器件中更适合于电路的设计应用。本文首次对LTFET含埋氧层器件进行了单粒子效应研究,由于载流子输运机制的不同,较传统MOS器件,LTFET器件表现出了不同的重离子损伤,对单粒子效应更为敏感。通过分析电势分布、电场分布、能带变化、碰撞电离率以及SRH复合率,对重离子造成LTFET器件的瞬态电流和电荷收集变化进行了深入研究。又通过研究不同漏极偏压和离子不同的入射位置、入射深度,得到了单粒子效应的敏感区域主要集中在源区下方的体区中,而这与传统MOS器件的体/漏结为敏感区域不同。
张孟迪[4]（2012）在《基于PSP模型的40nm MOS器件HCI可靠性模型研究》文中研究指明随着VLSI工艺深入到纳米量级,MOSFET的沟道长度、宽度、结深、氧化层厚度等参数不断减小,而电源电压降低的速度则小于MOSFET尺寸缩小的速度,进而器件热载流于注入效应变得越来越严重。近年来,科研人员提出了电路设计领域的新概念——可靠性设计,即在电路设计时就考虑可靠性对电路性能的影响,通过精确的表征器件性能退化趋势的可靠性模型,对设计电路进行可靠性分析和仿真,评估所设计电路的性能衰变趋势,进而优化设计,降低成本。而目前业界的可靠性物理模型主要用于器件寿命评估,无法表征在热载流子退化过程中器件电学性能参数随时间的精确变化趋势。本文在MOSFET可靠性仿真解决方案MOSRA的基础上,提出了一个新的基于SPICE PSP的可靠性模型,用于描述40nm MOSFET在HCI退化过程中电学性能随着使用时间的变化。研究中设计并制备了40nmLL工艺的1.1V nMOSFET,采用Aglient4156c测试系统、Cascade S300探针台和MBP参数提取软件进行器件可靠性数据采集和仿真,通过对3种不同应力电压下的加速测试、参数提取及模拟仿真,得到了基于PSP模型的可尺寸扩展（Scaling）的可靠性模型。通过分析MOSRA模型中参数的物理意义,并与测试数据相比对,本文选定了4个HCI效应中与尺寸相关的参数,其中与阈值电压随时间漂移关联的参数为：HN、LTHCIO,与迁移率随时间漂移相关的参数为：HK、LUHCIO,并对它们进行时间和尺寸调制因子的拟合,然后将新模型的公式以子电路和调用参数的形式加入到MOSRA模型卡中,再以模型卡的形式嵌入到初始SPICE PSP模型中。将新模型的仿真器设置为HSPICE进行仿真验证,发现它与HCI加速测试下的数据有较好的吻合。研究中所有尺寸MOSFET器件的模型和测试数据误差在对应阈值电压Vth时小于3%,对应Idlin和Idsat时小于5%。这表明该模型可用于预测器件的时域电学特性,对于VLSI器件及电路的设计有指导意义。本论文受国家科技部重大专项（核高基）“45nm成套产品工艺及IP-1”（2009ZX02023-2-1）子课题资助。
刘志英[5]（2011）在《新型纳米器件的电学特性和可靠性研究》文中指出集成电路按照摩尔定律和按比例缩小的规律持续发展。在器件小型化的过程中,出现了许多新的问题。其中,纳米MOSFET的关键可靠性问题：偏压温度不稳定性（Bias Temperature Instability或BTI）,便是其中之一。另外,传统Si工艺正在接近物理极限。因此,各种新型电子器件应运而生。其中,基于碳纳米管网络的薄膜晶体管（Carbon Nanotube Network-based Thin-Film Transistors或CNN-TFTs）以其优良的电学性能、工艺可控性和独特的柔性引起了广泛关注。随着新材料、新工艺和新器件的开发,传统的电学测量手段在纳米器件的研究中也面临很多新的问题,例如BTI中恢复效应的准确表征,目前在国际上尚未很好地解决。除此之外,对新型纳米器件CNN-TFT的电学特性如栅电容和迁移率也缺乏深入的研究。本论文针对新型纳米器件的制备、表征方法、电学特性以及可靠性展开前瞻性的研究。具体内容包括：（1）针对纳米MOSFET中BTI效应的恢复现象,我们建立了快速脉冲ID-VG测量（Fast Pulsed Measurement或FPM）系统,用于表征应力过程中的阂值电压漂移（△Vt）；发展了改进的电荷泵（Modified Charge Pumping或MCP）方法,用于准实时地测量应力下产生的界面态（△Nit）。（2）结合上述新型测量方法,我们系统地研究了纳米MOSFET的BTI效应,包括pMOSFET的NBTI、pMOSFET的PBTI、nMOSFET的NBTI和nMOSFET的PBTI效应。（3）我们采用滴涂工艺和光刻技术,制备了CNN-TFTs.并且结合交变脉冲ID-VG和C-V测量方法,系统地研究了CNN-TFT的栅电容和转移特性。论文工作的主要结果有：（1）结合FPM和MCP两种方法,我们定量地区分了各种不同应力条件下,纳米MOSFET中界面态和氧化层电荷对BTI的贡献。（2）我们发现在BTI中,除了界面态的影响,氧化层电荷的俘获/释放效应也很重要,在建立BTI模型中必须加以考虑。（3）结合交变脉冲ID-VG和C-V测量,我们获得了无电滞特性的CNN-TFT的转移曲线,给出了器件栅电容随碳纳米管密度的变化关系。在此基础上,建立了一种提取CNN-TFT沟道迁移率的新的方法。论文工作为新型纳米器件的制备、电学表征、特性分析和可靠性研究提供了新的方法、模型和结果,对新型纳米器件的研究开发具有重要的科学意义和应用价值。
周东[6]（2011）在《应变PMOS器件阈值电压及其可靠性的模拟研究》文中研究表明应变硅技术通过采用适当的工艺或材料在MOS器件的沟道中引入应力,改变硅的能带结构、电导有效质量以及载流子的散射概率,提高载流子的迁移率。由于在提高器件电学性能方面的卓越表现,应变技术一直是半导体技术研究的焦点,并逐渐得到了应用。目前,业界对应变硅器件的研究主要集中在应力的引入方式、工艺改进及新型器件结构开发等方面。近年来,业界也开始越来越多地关注应变对MOS器件电学参数模型的影响,以及应变硅器件的稳定性、可靠性问题。例如,SiGe衬底应变MOS器件的阈值电压模型,应变MOS器件的关态漏电流、栅诱导泄漏电流（GIDL）,偏压温度不稳定性（BTI）退化等。随着沟道应力的增加,在载流子迁移率提高的同时,应变MOS器件的高掺杂浓度、薄栅氧化层厚度、短沟道长度会引起泄漏电流的增大,使器件稳定性受到严重影响。本文首先针对SiGe源漏应变PMOS器件,在分析Si/SiGe的能带、态密度和本征载流子浓度等参数与Ge组分的基础上,通过求解一维及二维泊松方程,探索了影响SiGe源漏PMOS器件阈值电压的因素,并通过TCAD工具Sentaurus进行了验证。其次,利用变分法得到了SiGe源漏PMOS短沟道效应与SiGe源漏中Ge组分的关系,讨论了Ge组分对器件稳定性的影响。结果表明,应变PMOS的阈值电压随Ge组分的增加而减小,沟道长度及漏源电压也是影响应变PMOS阈值电压的关键因素,而Ge组分对器件短沟道效应的影响并不大。根据Intel公司90 nm工艺下栅长50 nm的PMOS单轴应变硅器件工艺流程,采用Sentaurus Process进行了工艺模拟,并依据已有测试结果对Sentaurus Device电学模拟结果进行了修正,对应变PMOS的关态漏电流、GIDL电流进行了模拟研究。结果表明,随着SiGe源漏Ge组分的增加,沟道应力增大,空穴迁移率提高,SiGe/Si之间价带差亦随之增大,引起关态漏电流增大;而GIDL电流随着Ge组分的增大而减小,且漏源电压较大时更易产生GIDL电流。最后,对严重影响深亚微米MOS器件寿命的BTI退化进行了研究。结果表明,相较于体Si器件,应变PMOS的NBTI退化更严重,温度的增加,以及氢在氧化层中扩散速率的增加均会增加NBTI的退化。
宋芳芳[7]（2010）在《电路级NBTI效应的研究》文中提出随着器件尺寸及栅氧厚度的不断缩小,NBTI效应已经成为影响MOS器件可靠性的重要因素。有报道表明,在0.18?m工艺技术后,NBTI效应引起的器件寿命退化比热载流子（HC, Hot carrier）效应更为严重,NBTI效应将最终限制器件的寿命。在经历了较深入的器件级NBTI失效机理和工艺改进研究后,电路级NBTI退化研究和考虑NBTI效应的电路可靠性设计已成为新的研究热点。本文基于上海华虹NEC提供的0.18?mCMOS工艺测试样品,对动态NBTI效应以及其对数字电路的影响进行了深入的研究。通过动态NBTI效应的研究发现,在应力前后器件的特性参数发生了漂移,并且在相同有效应力时间和相同应力设置的作用下,动态应力引起的阈值电压漂移量ΔVth和静态应力一样遵循时间指数的关系,但是阈值电压漂移量ΔVth明显地要小于静态应力条件下的漂移量。实验结果也表明,在低频条件（小于100KHz）下,频率对于NBTI效应的影响比较小,而NBTI寿命会随着占空比的减小而增加。在此基础上,基于静态NBTI效应模型以及R-D模型推导出了动态NBTI效应的模型,并和实验数据进行了比较,得到了很好的吻合,可以用这个模型来预测器件的寿命。在对动态应力条件下NBTI效应的研究基础上,进一步研究NBTI效应对于数字电路的影响。本论文通过电路仿真软件HSPICE对0.18?m工艺的数字电路基本逻辑单元和环形振荡器进行仿真分析,发现电路的延迟时间变化比器件的阈值电压退化要小,而且在相同输入的情况下,NBTI效应对不同的逻辑门的影响程度不同。当阈值电压漂移20mV时,或非门的延迟时间增加到4.17%,而与非门的延迟变化最小2.29%。对于环形振荡器,在NBTI应力作用下,延迟时间和振荡频率的退化会随着电源电压的减小而增大。
邓樟鹏[8]（2010）在《深亚微米N型高压DDDMOSFET热载流子注入可靠性研究》文中研究表明为了减小芯片电路的复杂度和芯片尺寸,高压双扩散漏MOS晶体管（High-Voltage DDDMOSFET）常常与深亚微米CMOS电路集成在一起应用于LCD驱动电路、智能电源管理芯片和许多特殊应用的标准电路。DDDMOSFET的工艺与标准CMOS工艺兼容,源漏结构对称和器件尺寸更小,越来越吸引电路设计者。但是,高压DDDMOSFET工作在较高的Vds和Vgs,随着器件尺寸的减小,容易形成横向和纵向的高电场,引起热载流子注入。高压DDDMOSFET的热载流子注入可靠性将是一个严峻的挑战。本论文在讨论低压MOSFET热载流子注入机理和测试方法的基础上,对N型高压双扩散漏MOSFET的热载流子注入行为进行了研究,结果表明,随着高压双扩散漏MOSFET的工作电压不断增大,其衬底电流在Vg=1/4Vd附近衬底电流达到峰值之后,在Vg=Vd条件下再次升高达到峰值,这与低压器件只有一个衬底电流峰是不一样。N型高压双扩散漏MOSFET在两个衬底电流峰值偏置应力下的热载流子注入都很严重,并且由热载流子注入引起的器件性能退化不仅与热电子注入有关,还与热空穴的注入相关。基于0.25μm CMOS工艺的15V N型DDDMOSFET,本论文对DDDMOSFET的栅氧化层和其特有的Offset区的工艺参数进行优化来改进其热载流子可靠性。结果表明,栅氧化层高温退火能够改进DDDMOSFET的热载流子注入,但是改进不大；增加Offset区的推进温度,降低Offset区的离子注入浓度和Offset区推进中通入氧气都能较大程度的改进DDDMOSFET的热载流子注入可靠性,分别延长热载流子注入寿命为原来的两倍、四倍和八倍。而通过综合降低Offset区的离子注入浓度和Offset区推进中通入氧气两个条件,使得其热载流子注入寿命增加了近二十倍,大大改进DDDMOSFET的热载流子注入可靠性。这些改进工艺基本上不改变DDDMOSFET的电学特性,而且增加的成本非常少。本论文的结论为高压DDDMOSFET的热载流子注入的改进提供了参考。
韩成功[9]（2010）在《功率集成电路中高压MOS器件及其可靠性的研究》文中研究说明功率集成电路将低压控制电路、保护电路和高压功率MOS器件集成在一起,显着提高了整机的集成度和稳定性,降低了成本。功率MOS器件是功率集成电路的核心,直接影响电路的性能和质量。因此,对功率MOS器件及其可靠性进行研究很有意义。本论文的工作主要分为两部分:NLDMOS（N Type Lateral Double Diffused MOS）的可靠性问题研究和PDP扫描驱动芯片中PEDMOS（Extended Drain PMOS）的优化设计研究。本文研究的NLDMOS的可靠性问题主要包括热载流子效应和关态雪崩击穿下性能参数的退化。NLDMOS的热载流子效应已经有大量的研究报导,但不同研究人员的实验现象与结论有所不同,还有待于深入探讨。而NLDMOS器件在关态雪崩击穿下的退化,则是UIS（Unclamped Inductive Switching）状态下一种特殊的可靠性问题,目前研究尚少。因此,本文的研究对器件的可靠性设计及其评估体系具有参考价值。PDP扫描驱动芯片的研发是浙江省科技计划项目。针对研发过程中出现的芯片HV-PEDMOS器件击穿电压偏低,限制了整体电路耐压性能的情况,本论文研究了提高该高压器件耐压的解决方案,并获得了良好的实测改进结果。本论文的主要工作包括:1、采用直流电压应力实验、TCAD仿真、电荷泵测试等方法,分别对UG-NLDMOS（Uniform Gate Oxide NLDMOS）和SG-NLDMOS（Step Uniform Gate OxideNLDMOS）两种不同结构器件的热载流子效应进行了详细的研究,揭示了这两种器件存在着的不同退化机制:UG-NLDMOS的热载流子效应主要发生在靠近漏极的侧墙区,界面态的增加是退化的主要机制。SG-NLDMOS的热载流子效应与栅压相关,中等栅压时发生在多晶硅场板台阶下的积累区,界面态和氧化层陷阱正电荷同时发生作用;高栅压时退化主要发生在靠近漏极的侧墙区,界面态起主导作用。退化机制不同,需要采用的优化设计方法也不同。本文的研究表明,UG-NLDMOS和SG-NLDMOS的热载流子效应主要发生在漂移区,导通电阻是最敏感的退化参数;沟道区的热载流子效应可以忽略,阈值基本不发生变化。NLDMOS的热载流子效应与普通的NMOS存在显着的差别。2、对NLDMOS在关态雪崩击穿下的退化现象进行了研究。采用电流脉冲应力实验、TCAD仿真、电荷泵测试等方法,分析了UG-NLDMOS和SG-NLDMOS在关态雪崩击穿下的退化现象、影响因素,提出了退化机制,比较了与热载流子效应的区别与联系。3、对一种应用于PDP扫描驱动芯片中的高压PEDMOS器件进行了优化设计。原芯片中驱动管NVDMOS的击穿电压为180V,而PEDMOS的击穿电压为170V,使得整体芯片的耐压受限只达到170V,相对于160V的正常工作电压,裕量不足。通过对器件的结构参数和工艺参数的优化,将高压PEDMOS的击穿电压提高到了185V,使得整体驱动芯片的耐压达到180V,满足了系统需求。
曹艳荣[10]（2009）在《微纳米PMOS器件的NBTI效应研究》文中研究指明随着器件尺寸的不断减小，PMOS器件NBTI（Negative Bias TemperatureInstability）效应变得愈发明显，对CMOS器件和电路可靠性的影响也愈发严重，成为限制器件及电路寿命的主要因素之一。因此，研究NBTI效应的退化现象并从中找出其内在的产生机理进而提出抑制或消除NBTI效应的有效措施，是当前集成电路（IC）设计者和生产者所面临的迫切问题。论文首先通过大量器件的实验测试结果分析了NBTI应力对微纳米PMOS器件特性及参数的影响。重点研究了90nm的PMOS器件，发现随着应力时间的增加，器件不同关键参数出现相同的持续性退化规律；通过不同应力温度对NBTI效应的影响分析可知，小尺寸器件激活能值更小，NBTI效应更容易发生，并得到了器件寿命与温度之间的关系式；在栅压应力对器件NBTI效应的影响研究中，发现Power-law栅压应力模型更适合对薄栅氧器件寿命进行预测，而厚栅氧器件则可以采用传统模型进行预测；在STI边缘效应作用下，沟道宽度由宽到窄再到超窄过程中，器件退化出现了极小值现象；在沟道两侧边缘即栅漏、栅源交叠区的边缘效应作用下，器件在沟道减小过程中边缘部分占整个沟道的比值增大，边缘效应增大，NBTI效应引起的退化增大。论文对基于氢相关物质的反应-扩散（R-D）模型进行了推导，从理论上说明了NBTI退化的具体过程。通过与实际实验数据相结合分析发现，器件退化在相当长的一段时期内与时间服从指数在0.25-0.5范围内的幂函数关系，从而得出NBTI反应产物包括H+离子的结论。论文研究了在DNBTI与BNBTI应力作用下器件的退化现象及其机理。由于横向电场引发的热载流子效应以及局部损伤的增强，器件退化量及器件退化与时间的关系指数在HDNBTI应力下都要比单独NBTI应力下的大；当漏压应力小到一定程度时，器件内部的电场分布与NBTI应力下情况基本相同，从而导致器件退化及时间指数都与单独NBTI应力下的相近；在高漏低栅应力作用下，发现器件退化表现为正电荷的退化机制，这是因为在沟道区域进入氧化层的空穴可以补偿由横向电场引起的近漏端的电子注入；在BNBTI应力作用下，衬底偏压应力产生的热空穴效应会加剧器件退化，使器件退化出现拐点现象，在拐点之前的器件退化斜率小于拐点之后的器件退化斜率，交替应力实验结果证明器件中由热空穴导致的界面陷阱不能恢复。论文对PMOS器件的动态NBTI效应进行了研究。首先对负栅压-正栅压-负栅压循环应力对NBTI效应的影响进行了分析，发现器件恢复主要包括三个阶段，其中对器件恢复起主要作用的是第一阶段即快速恢复阶段，该阶段主要是由栅氧中陷落的正电荷发生退陷作用返回器件表面沟道所造成的；器件恢复是一种不完全恢复，最终会达到恢复饱和状态，其最终退化量与恢复应力大小、应力温度、应力周期等密切相关。采用高低幅度负栅压交替应力对PMOS器件的退化恢复进行了NBTI效应的实时监测，在低幅度负栅压下器件的恢复主要是由栅氧俘获空穴发生退陷作用造成的；较大尺寸器件的漏电流恢复为逐渐的连续性恢复，最终退化量大小主要是由退化过程中界面陷阱的产生和由恢复电压所决定的可以在栅氧中保持陷落的正电荷所造成的；很小尺寸器件的漏电流表现为非连续性的阶跃式恢复，随着退化应力电压的增加，器件漏电流恢复阶跃频率相应增加。论文研究了PMOS器件NBTI应力过程中的SILC现象。SILC与NBTI应力时间或NBTI退化量均呈现出规律的幂函数关系。通过研究，认为双界面陷阱及氧化层电荷的辅助隧穿导致了SILC的峰值现象。另外，关态SILC峰值现象与界面陷阱、氧化层电荷密切相关，通过峰值差值法得到了差值SILC与时间的关系，并通过与亚阈摆幅变化的比较，发现两种方法得到的数据变化退化趋势相同，从而认为双峰差值法可以反映器件界面陷阱的变化。
二、通过直接栅电流测量研究PMOSFET's热载流子损伤（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、通过直接栅电流测量研究PMOSFET's热载流子损伤（论文提纲范文）
（1）基于自终止热刻蚀方法的凹槽栅GaN高电子迁移率晶体管研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 GaN的材料优势及其应用 |
| 1.2 AlGaN/GaN异质结的极化特性及外延衬底选择 |
| 1.2.1 AlGaN/GaN异质结极化特性分析 |
| 1.2.2 衬底的选择以及Si衬底GaN的优势 |
| 1.3 Si衬底增强型GaN HEMT器件的国内外研究现状 |
| 1.3.1 增强型GaN HEMT器件的技术路线及研究现状 |
| 1.3.2 增强型GaN HEMT器件面临关键技术问题 |
| 1.4 论文设计与工作安排 |
| 第2章 GaN HEMT的外延、工艺及测试表征 |
| 2.1 GaN HEMT的材料外延及其表征 |
| 2.1.1 GaN HEMT外延设备简介 |
| 2.1.2 外延材料表征 |
| 2.2 器件制备工艺及加工设备 |
| 2.3 器件性能表征测试 |
| 2.4 Silvaco TCAD仿真软件对GaN HEMT器件的仿真应用 |
| 2.5 本章小结 |
| 第3章 基于自终止热刻蚀方法的栅极凹槽结构制备 |
| 3.1 传统的凹槽结构制备方法及其存在的问题 |
| 3.2 自终止热刻蚀凹槽制备方法的开发与优化 |
| 3.2.1 自终止热刻蚀方法的提出 |
| 3.2.2 用于自终止热刻蚀方法的外延结构设计及极化特性分析 |
| 3.2.3 MOCVD自终止热刻蚀的影响因素 |
| 3.3 自终止热刻蚀制备凹槽的表征与分析 |
| 3.3.1 凹槽的均匀性及2DEG特性 |
| 3.3.2 表面元素分析 |
| 3.3.3 界面态密度的表征分析 |
| 3.4 本章小结 |
| 第4章 低电阻率欧姆接触的制备与研究 |
| 4.1 欧姆接触的表征测试方法 |
| 4.2 Ti/Al基欧姆接触的研究与优化 |
| 4.2.1 传统Ti/Al基高温欧姆接触的原理及存在的问题 |
| 4.2.2 TiN对退火后接触表面形貌的影响 |
| 4.2.3 Ti/Al厚度、势垒厚度及退火温度对接触电阻率的影响 |
| 4.3 Si注入欧姆接触的制备与研究 |
| 4.4 本章小结 |
| 第5章 基于自终止热刻蚀方法的MIS HEMT器件 |
| 5.1 耗尽型MIS HEMT器件的制备 |
| 5.2 复合势垒层结构MIS增强型器件制备 |
| 5.2.1 增强型器件的外延设计 |
| 5.2.2 增强型器件的制备与性能 |
| 5.3 本章小结 |
| 第6章 二次外延p-GaN栅HEMT的制备与研究 |
| 6.1 二次外延p-GaN栅增强型HEMT的优势 |
| 6.2 二次外延p-GaN栅增强型HEMT的器件制备与性能 |
| 6.2.1 器件制备工艺的兼容性 |
| 6.2.2 器件的制备工艺与电学性能 |
| 6.3 基于二次外延技术的p-GaN栅混合阳极横向二极管研究 |
| 6.3.1 p-GaN栅混合阳极横向二极管工艺制备 |
| 6.3.2 器件性能 |
| 6.4 本章小结 |
| 第7章 总结与展望 |
| 7.1 全文总结 |
| 7.2 未来展望 |
| 参考文献 |
| 致谢 |
| 在读期间发表的学术论文与取得的其他研究成果 |
（2）射频LDMOS器件UIS应力可靠性研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 射频LDMOS器件及其发展历程 |
| 1.2 射频LDMOS器件UIS应力可靠性问题 |
| 1.3 国内外研究现状 |
| 1.4 研究内容及主要目标 |
| 1.5 论文组织 |
| 第二章 射频LDMOS器件设计及其UIS应力退化研究方法 |
| 2.1 射频LDMOS器件关键参数 |
| 2.2 射频LDMOS器件设计 |
| 2.3 射频LDMOS器件UIS应力退化平台搭建及研究方法 |
| 2.4 本章小结 |
| 第三章 射频LDMOS器件UIS应力退化机理研究 |
| 3.1 射频LDMOS器件UIS应力单脉冲极限能力研究 |
| 3.2 射频LDMOS器件在重复UIS应力下的退化现象 |
| 3.3 射频LDMOS器件在重复UIS应力下的退化机理研究 |
| 3.4 不同结构及工艺参数对射频LDMOS器件UIS可靠性的影响 |
| 3.5 本章小结 |
| 第四章 高UIS应力可靠性射频LDMOS器件结构研究 |
| 4.1 带有双LDD结构的射频LDMOS器件 |
| 4.2 带有Pdown结构的射频LDMOS器件 |
| 4.3 带有沟道P-阱结构的射频LDMOS器件 |
| 4.4 不同射频LDMOS器件结构的UIS可靠性比较 |
| 4.5 本章小结 |
| 第五章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 硕士期间取得成果 |
（3）新型MOSFET和TFET器件的辐照可靠性研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.1.1 总剂量效应研究 |
| 1.1.2 单粒子效应研究 |
| 1.2 SOI MOSFET的辐照可靠性研究 |
| 1.2.1 SOI MOSFET器件的发展 |
| 1.2.2 SOIMOSFET器件的辐照可靠性研究 |
| 1.3 纳米级MOSFET的辐照可靠性研究 |
| 1.3.1 纳米级MOSFET器件的发展 |
| 1.3.2 纳米级MOSFET器件的辐照可靠性研究 |
| 1.4 隧穿场效应晶体管的可靠性研究 |
| 1.4.1 隧穿场效应晶体管的发展背景 |
| 1.4.2 隧穿场效应晶体管的几种典型可靠性研究 |
| 1.4.3 隧穿场效应晶体管的辐照效应可靠性研究 |
| 1.5 文章的主要研究目的和内容安排 |
| 1.5.1 研究思路 |
| 1.5.2 论文结构 |
| 第二章 H形栅PDSOI MOS器件总剂量效应研究 |
| 2.1 PDSOI NMOS器件阈值电压辐照损伤机理研究 |
| 2.1.1 实验方案 |
| 2.1.2 PDSOI器件不同辐照偏置下阈值电压失效模式 |
| 2.2 PDSOI NMOS器件剂量率效应的退化机理研究 |
| 2.2.1 PDSOI器件阈值电压的剂量率效应 |
| 2.2.2 PDSOI器件前栅输出特性的剂量率效应 |
| 2.2.3 不同辐照偏置条件下体电流的剂量率效应 |
| 2.3 辐照效应对PDSOI NMOS器件频率特性的影响 |
| 2.3.1 PDSOI器件前、背栅跨导的退化机理研究 |
| 2.3.2 PDSOI器件背栅跨导的剂量率效应 |
| 2.3.3 PDSOI器件输出特性的退化机理研究 |
| 2.4 本章小结 |
| 第三章 纳米级MOSFET器件的总剂量效应研究 |
| 3.1 Sentaurus TCAD仿真工具介绍 |
| 3.2 65nm MOS器件的总剂量效应仿真 |
| 3.2.1 器件仿真模型的建立 |
| 3.2.2 寄生结构对 65nm MOS器件总剂量效应的影响研究 |
| 3.3 65nm MOS器件总剂量辐照可靠性实验分析 |
| 3.3.1 实验方案 |
| 3.3.2 实验结果分析 |
| 3.4 敏感参数对 65nm MOS器件总剂量辐照效应影响研究 |
| 3.4.1 不同沟道宽长比对器件辐照失效模式的影响研究 |
| 3.4.2 halo掺杂与高k栅介质对器件辐照退化损伤的影响研究 |
| 3.5 本章小结 |
| 第四章 SOI MOS器件的单粒子翻转效应研究 |
| 4.1 基于H形栅PDSOI MOS器件 6T SRAM电路单粒子效应研究 |
| 4.1.1 3D-H形栅PDSOI MOS器件模型建立 |
| 4.1.2 基于PDSOI MOS器件 6T SRAM单粒子翻转效应研究 |
| 4.1.3 抗单粒子效应SOI MOS器件 6T SRAM电路加固设计 |
| 4.2 基于的PDSOI和FDSOI MOS器件单粒子翻转效应比较研究 |
| 4.2.1 SOI NMOS器件仿真模型 |
| 4.2.2 电路级仿真的建立和结果分析 |
| 4.3 本章小结 |
| 第五章 L形沟道TFET器件单粒子瞬态效应研究 |
| 5.1 栅向衬底嵌入结构TFET器件的电特性仿真研究 |
| 5.1.1 器件模型的参数设置 |
| 5.1.2 仿真物理模型 |
| 5.1.3 L形和U形沟道TFET电特性研究 |
| 5.2 LTFET器件单粒子效应仿真研究 |
| 5.2.1 器件建立仿真模型 |
| 5.2.2 单粒子效应仿真模型建立 |
| 5.2.3 LTFET的单粒子效应机制数值分析 |
| 5.3 不同因素对LTFET器件单粒子效应的影响研究 |
| 5.3.1 不漏极偏置对LTFET器件SEE表征参数的影响 |
| 5.3.2 重离子的入射位置对LTFET器件SEE表征参数的影响研究 |
| 5.3.3 离子入射深度对LTFET器件SEE表征参数的影响研究 |
| 5.4 本章小结 |
| 第六章 总结和展望 |
| 6.1 研究结论 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（4）基于PSP模型的40nm MOS器件HCI可靠性模型研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 国内外研究现状 |
| 1.3 本课题的意义和目标 |
| 第二章 HCl效应的物理机制以及对器件可靠性影响研究 |
| 2.1 MOS器件HCl效应的物理机制 |
| 2.1.1 热载流子定义 |
| 2.1.2 热载流子效应 |
| 2.1.3 JEDEC标准中的热载流子寿命推算 |
| 2.2 电荷泵技术对热载流子效应的评估 |
| 2.2.1 测试原理和方法 |
| 第三章 仿真器与模型的发展 |
| 3.1 SPICE仿真器 |
| 3.2 PSP模型的发展 |
| 3.2.1 PSP模型的建立 |
| 3.2.2 PSP模型的结构 |
| 3.2.3 几何缩放 |
| 3.2.4 PSP模型的修正 |
| 3.3 HCl可靠性模型的发展 |
| 第四章 基于SPICE PSP的HCl可靠性模型研究 |
| 4.1 HCl效应的PSP模型模拟 |
| 4.2 可缩放HCl可靠性模型的提出 |
| 4.2.1 HCl效应对器件性能的影响 |
| 4.2.2 提出模型及相关因子分析 |
| 第五章 可缩放HCl模型的实现 |
| 5.1 数据测试及模型提取 |
| 5.1.1 初始模型的数据测试与参数提取 |
| 5.1.2 HCl可靠性数据测试与模型提取流程 |
| 5.2 HCl可靠性模型中数学公式的嵌入 |
| 5.3 模型仿真结果 |
| 结论和展望 |
| 硕士期间发表学术论文 |
| 参考文献 |
| 致谢 |
（5）新型纳米器件的电学特性和可靠性研究（论文提纲范文）
| 目录 |
| 摘要 |
| Abstract |
| 第一章 引言 |
| 1.1 微电子技术的发展趋势 |
| 1.2 纳米MOSFET的电学特性 |
| 1.3 纳米MOSFET的BTI效应 |
| 1.4 基于碳纳米管网络的薄膜晶体管(CNN-TFTs) |
| 1.5 本论文的主要内容和安排 |
| 第二章 新型纳米器件的电学表征方法 |
| 2.1 MOS器件的常规电学表征方法 |
| 2.1.1 电容-电压(C-V)测量 |
| 2.1.2 直流I_D-V_G测量 |
| 2.1.3 直流电流电压(DCIV)测量 |
| 2.1.4 常规的电荷泵(CCP)测量 |
| 2.2 快速脉冲I_D-V_G(FPM)测量 |
| 2.3 改进的电荷泵浦(MCP)测量 |
| 2.4 本章小结 |
| 第三章 纳米MOSFET的BTI效应 |
| 3.1 MOSFET中栅介质的电场强度 |
| 3.2 BTI效应中ΔN_(it)和ΔV_t |
| 3.2.1 BTI效应中的ΔN_(it) |
| 3.2.2 BTI效应中的ΔV_t |
| 3.3 BTI效应中的ΔN_(it)和ΔV_(ot) |
| 3.3.1 pMOSFET的NBTI效应 |
| 3.3.2 pMOSFET的PBTI效应 |
| 3.3.3 nMOSFET的NBTI效应 |
| 3.3.4 nMOSFET的PBTI效应 |
| 3.4 本章小结 |
| 第四章 新型CNN-TFT的制备和电学特性 |
| 4.1 CNN-TFT的制备 |
| 4.2 CNN-TFT的转移特性 |
| 4.2.1 直流I_D-V_G测量和电滞回线 |
| 4.2.2 常规脉冲I_D-V_G测量和电滞回线 |
| 4.2.3 交变脉冲I_D-V_G测量和电滞回线的消除 |
| 4.2.4 CNN-TFT的转移特性和SWCNT密度的关系 |
| 4.3 CNN-TFT的栅电容(C_G) |
| 4.3.1 CNN-TFT中C_G的重要性 |
| 4.3.2 CNN-TFT的C-V测量 |
| 4.3.3 CNN-TFT中C_G的频率响应 |
| 4.3.4 CNN-TFT中C_G与SWCNT密度的关系 |
| 4.4 CNN-TFT中载流子迁移率μ的提取 |
| 4.4.1 CNN-TFT中迁移率μ提取面临的挑战 |
| 4.4.2 I_D-V_G电滞回线和栅电容C_G对μ的影响 |
| 4.4.3 I_D随沟道长度的变化关系 |
| 4.4.4 CNN-TFT的迁移率μ |
| 4.5 本章小结 |
| 第五章 总结与展望 |
| 参考文献 |
| 攻读博士学位期间的论文发表情况 |
| 致谢 |
（6）应变PMOS器件阈值电压及其可靠性的模拟研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 应变硅的研究动态 |
| 1.3 论文的主要内容 |
| 第二章 应变硅技术的物理机制 |
| 2.1 应力和应变 |
| 2.2 应变的影响 |
| 2.2.1 应变对能带的影响 |
| 2.2.3 应变对载流子迁移率的影响 |
| 2.3 新型器件结构及材料 |
| 第三章 应变硅PMOS 阈值电压的研究 |
| 3.1 Si/SiGe 异质结参数 |
| 3.2 阈值电压 |
| 3.2.1 一维阈值电压模型 |
| 3.2.2 二维泊松方程 |
| 3.2.3 分离变量法 |
| 3.2.4 变分法 |
| 3.3 本章小结 |
| 第四章 SiGe 源漏PMOS 的可靠性研究 |
| 4.1 深亚微米MOS 器件泄漏电流的机制 |
| 4.1.1 反偏pn 结泄漏电流 |
| 4.1.2 亚阈值泄漏电流 |
| 4.1.3 栅氧化层隧穿电流 |
| 4.1.4 热载流子注入引起的栅电流 |
| 4.1.5 栅诱导泄漏电流GIDL |
| 4.1.6 击穿电流 |
| 4.2 SiGe 源漏应变PMOS 泄漏电流的模拟研究 |
| 4.2.1 关态泄漏电流 |
| 4.2.2 亚阈值电流 |
| 4.2.3 栅诱导泄漏电流 |
| 4.3 应变PMOS 退化特性的模拟研究 |
| 4.3.1 影响器件退化特性的主要因素 |
| 4.3.2 退化特性的模拟研究 |
| 4.4 减小NBTI 效应的方法 |
| 4.5 本章小结 |
| 第五章 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录：作者在攻读硕士学位期间发表的论文 |
（7）电路级NBTI效应的研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 集成电路可靠性研究的意义 |
| 1.2 NBTI 效应已经成为影响集成电路可靠性的关键因素. |
| 1.3 NBTI 效应的研究现状. |
| 1.3.1 NBTI 效应的退化机理及影响因素 |
| 1.3.2 NBTI 效应的寿命模型 |
| 1.3.3 NBTI 效应对数字电路和模拟电路的影响 |
| 1.4 本论文的主要研究工作 |
| 第二章 PMOSFET 的动态NBTI 效应研究 |
| 2.1 实验方案与实施 |
| 2.1.1 实验样品 |
| 2.1.2 实验装置和实验方案 |
| 2.2 动态NBTI 效应实验 |
| 2.3 DNBTI 的动态恢复机制. |
| 2.4 DNBTI 效应与频率、占空比、栅电场等的关系 |
| 2.4.1 DNBTI 效应与频率的关系 |
| 2.4.2 DNBTI 效应与占空比的关系 |
| 2.4.3 DNBTI 效应与应力中断期间栅电场的关系 |
| 2.4.4 DNBTI 效应与栅长的关系 |
| 2.5 本章小结 |
| 第三章PMOSFET 的动态NBTI 效应模型 |
| 3.1 动态NBTI 效应模型. |
| 3.1.1 反应-扩散模型（R-D model） |
| 3.1.2 动态NBTI 效应模型 |
| 3.2 模型验证 |
| 3.2.1 占空比c 与阈值电压漂移ΔVth 的关系 |
| 3.2.2 静态NBTI 效应的经验模型. |
| 3.2.3 动态NBTI 效应模型验证. |
| 3.3 本章小结 |
| 第四章 NBTI 效应对数字电路性能的影响 |
| 4.1 基于Hspice 的电路级NBTI 效应的仿真 |
| 4.2 NBTI 效应对CMOS 反相器的影响 |
| 4.2.1 CMOS 反相器中的退化模式. |
| 4.2.2 电路退化的NBTI 模型. |
| 4.3 NBTI 效应对基本逻辑单元的影响. |
| 4.4 NBTI 效应对环形振荡器的影响 |
| 4.5 本章小结 |
| 结论与展望 |
| 参考文献 |
| 攻读硕士期间发表的学术论文 |
| 致谢 |
（8）深亚微米N型高压DDDMOSFET热载流子注入可靠性研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 本文研究内容 |
| 1.3 本文结构 |
| 第二章 热载流子注入可靠性理论 |
| 2.1 热载流子注入原理 |
| 2.2 热载流子注入导致MOS器件性能退化的机理 |
| 2.3 热载流子注入可靠性的评价方法 |
| 2.4 热载流子注入可靠性测试方法 |
| 第三章 DDDMOSFET热载流子注入机理 |
| 3.1 DDDMOSFET介绍 |
| 3.2 HV DDDMOSFET特有的效应和工作机制 |
| 3.3 N型DDDMOSFET的热载流子注入 |
| 3.4 15V N型DDDMOSFET HCI研究 |
| 第四章 工艺优化对15vN型DDDMOSFET HCI的改进 |
| 4.1 15V DDDMOSFET改进工艺设计 |
| 4.2 栅氧高温退火对热载流子注入可靠性的改进 |
| 4.3 优化Offset区掺杂条件对热载流子注入可靠性的改进 |
| 4.4 优化Offset区推进条件对热载流子注入可靠性的改进 |
| 4.5 综合优化Offset区工艺参数对热载流子注入可靠性的改进 |
| 4.6 结论 |
| 第五章 总结和展望 |
| 5.1 总结 |
| 5.2 高压DDDMOSFET热载流子注入可靠性展望 |
| 参考文献 |
| 致谢 |
| 硕士期间发表学术论文 |
（9）功率集成电路中高压MOS器件及其可靠性的研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 缩略词表 |
| 目次 |
| 1 绪论 |
| 1.1 功率集成电路中的MOS器件简介 |
| 1.1.1 LDMOS器件 |
| 1.1.2 VDMOS器件 |
| 1.1.3 新型器件 |
| 1.2 MOS器件的可靠性问题 |
| 1.2.1 热载流子效应 |
| 1.2.2 关态雪崩击穿下的可靠性 |
| 1.3 本课题的主要工作及章节安排 |
| 2 热载流子效应的原理和研究方法 |
| 2.1 热载流子效应的微观机理 |
| 2.1.1 界面态和氧化层陷阱电荷 |
| 2.1.2 NMOS的热载流子效应 |
| 2.2 热载流子效应的研究方法 |
| 2.2.1 应力实验方法 |
| 2.2.2 TCAD仿真方法 |
| 2.2.3 电荷泵测试方法 |
| 2.3 本章小结 |
| 3 NLDMOS器件的热载流子效应研究 |
| 3.1 UG-NLDMOS的热载流子效应 |
| 3.1.1 UG-NLDMOS的结构 |
| 3.1.2 直流电压应力实验 |
| 3.1.3 TCAD仿真分析退化机制 |
| 3.1.4 Ndd注入剂量的影响 |
| 3.1.5 积累区长度的影响 |
| 3.1.6 寿命模型的验证 |
| 3.1.7 UG-NLDMOS与NMOS的对比 |
| 3.2 SG-NLDMOS的热载流子效应 |
| 3.2.1 SG-NLDMOS的结构 |
| 3.2.2 直流电压应力实验 |
| 3.2.3 TCAD仿真分析退化机制 |
| 3.2.4 电荷泵测试 |
| 3.2.5 SG-NLDMOS的退化机制 |
| 3.2.6 Ndd注入剂量的影响 |
| 3.2.7 Ld的影响及寿命模型的验证 |
| 3.3 NLDMOS热载流子效应的总结 |
| 3.3.1 两种NLDMOS热载流子效应的比较 |
| 3.3.2 实验中的异常现象 |
| 3.4 改善NLDMOS热载流子效应的方法 |
| 3.5 本章小结 |
| 4 NLDMOS器件在关态雪崩击穿下的退化 |
| 4.1 UG-NLDMOS的BV退化 |
| 4.1.1 电流脉冲应力实验 |
| 4.1.2 Ndd注入剂量的影响 |
| 4.2 SG-NLDMOS的BV退化 |
| 4.2.1 电流脉冲应力实验 |
| 4.2.2 电荷泵测试 |
| 4.2.3 退化机制的确定 |
| 4.2.4 Ndd注入剂量的影响 |
| 4.3 热载流子效应与BV退化的比较 |
| 4.4 本章小结 |
| 5 等离子扫描驱动芯片中高压MOS器件的优化设计 |
| 5.1 PDP扫描驱动芯片简介 |
| 5.2 器件的优化设计 |
| 5.2.1 PDP扫描驱动芯片中高压器件 |
| 5.2.2 HV-NVDMOS的分析 |
| 5.2.3 HV-PEDMOS的优化设计 |
| 5.3 器件版图及工艺 |
| 5.4 测试结果 |
| 5.5 本章小结 |
| 6 总结及展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 作者简历及在学期间所取得的科研成果 |
（10）微纳米PMOS器件的NBTI效应研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.1.1 超大规模集成电路发展及器件可靠性概述 |
| 1.1.2 NBTI 效应研究的历史背景及其对器件和电路的影响 |
| 1.1.3 NBTI 效应研究意义 |
| 1.2 NBTI 研究的现状及进展 |
| 1.3 本论文研究内容及安排 |
| 第二章 微纳米PMOSFET中的NBTI效应研究 |
| 2.1 实验器件与实验方法 |
| 2.1.1 实验器件 |
| 2.1.2 NBTI 效应研究的测试方案与测量方法 |
| 2.2 PMOS 器件 I V 特性及静态参数的退化 |
| 2.2.1 NBTI 效应对1.4nm PMOS 器件 I- V 特性的影响 |
| 2.2.2 NBTI 效应对7nm PMOS 器件 I- V 特性的影响 |
| 2.2.3 NBTI 效应对大小两种尺寸 PMOS 器件的影响比较 |
| 2.3 PMOS 器件静态参数随 NBTI 应力时间的退化 |
| 2.3.1 阈值电压随应力时间的漂移情况 |
| 2.3.2 漏电流随应力时间的漂移情况 |
| 2.3.3 最大跨导随应力时间的漂移情况 |
| 2.3.4 PMOS 器件整体参数随应力时间的漂移情况 |
| 2.4 NBTI 应力条件对 PMOS 器件 NBTI 效应的影响 |
| 2.4.1 应力温度对 NBTI 效应的影响 |
| 2.4.2 栅压应力对 NBTI 效应的影响 |
| 2.5 PMOS 器件结构尺寸对 NBTI 效应的影响 |
| 2.5.1 栅宽对 PMOS 器件 NBTI 效应的影响 |
| 2.5.2 栅长对 PMOS 器件 NBTI 效应的影响 |
| 2.5.3 栅氧厚度对 PMOS 器件 NBTI 效应的影响 |
| 2.6 本章小结 |
| 第三章 PMOSFET 中的 NBTI 效应机理研究 |
| 3.1 引起器件退化的 Si-SiO_2系统的主要缺陷 |
| 3.1.1 Si SiO_2系统的主要缺陷 |
| 3.1.2 界面陷阱与氧化层电荷对 MOS 器件的影响 |
| 3.2 NBTI 效应的物理模型 |
| 3.2.1 界面陷阱产生模型 |
| 3.2.2 固定电荷产生模型 |
| 3.2.3 基于氢物质的反应扩散模型 |
| 3.3 本章小结 |
| 第四章 微纳米PMOSFET中DNBTI与BNBTI效应研究 |
| 4.1 热载流子效应 |
| 4.2 DNBTI 效应 |
| 4.2.1 漏端电压应力（固定栅电压应力）+NBTI 退化现象 |
| 4.2.2 漏端电压应力（固定栅电压应力）+NBTI 退化机理 |
| 4.2.3 漏端电压应力（固定漏电压应力）+NBTI 退化现象及机理 |
| 4.2.4 DNBTI 退化总结 |
| 4.3 BNBTI 效应 |
| 4.3.1 SHH（固定栅电压应力）+NBTI 退化现象 |
| 4.3.2 SHH（固定栅电压应力）+NBTI 退化机理 |
| 4.3.3 SHH（固定衬底电压应力）+NBTI 退化现象及机理 |
| 4.3.4 SHH+NBTI 恢复效应 |
| 4.3.5 BNBTI 退化总结 |
| 4.4 本章小结 |
| 第五章 微纳米PMOSFET动态NBTI效应研究 |
| 5.1 动态 NBTI 效应研究的实验方案 |
| 5.2 动态 NBTI 效应对 PMOS 器件的影响 |
| 5.2.1 动态 NBTI 效应的恢复现象 |
| 5.2.2 动态 NBTI 效应的恢复分析 |
| 5.2.3 不同条件对器件恢复的影响 |
| 5.3 PMOS 器件 NBTI 效应的实时监测 |
| 5.4 PMOS 器件 NBTI 效应实时监测分析 |
| 5.4.1 NBTI 效应实时监测所采用的器件与实验设置 |
| 5.4.2 NBTI 效应实时监测结果 |
| 5.4.3 NBTI 效应实时监测机制分析 |
| 5.4.4 NBTI 效应实时监测总结 |
| 5.5 本章小结 |
| 第六章 NBTI 应力过程中的 SILC 研究 |
| 6.1 SILC 简介 |
| 6.2 NBTI 应力过程中的 SILC |
| 6.2.1 NBTI 应力过程中 SILC 的退化现象 |
| 6.2.2 NBTI 应力过程中 SILC 的退化机制 |
| 6.2.3 NBTI 应力过程中 SILC 退化总结 |
| 6.2.4 SILC 反映陷阱变化 |
| 6.3 本章小结 |
| 第七章 结束语 |
| 7.1 本文的主要结论 |
| 7.2 未来的工作 |
| 致谢 |
| 参考文献 |
| 论文期间研究成果 |
四、通过直接栅电流测量研究PMOSFET's热载流子损伤（论文参考文献）
- [1]基于自终止热刻蚀方法的凹槽栅GaN高电子迁移率晶体管研究[D]. 苏帅. 中国科学技术大学, 2021(09)
- [2]射频LDMOS器件UIS应力可靠性研究[D]. 杨翰琪. 东南大学, 2018(05)
- [3]新型MOSFET和TFET器件的辐照可靠性研究[D]. 王倩琼. 西安电子科技大学, 2017(12)
- [4]基于PSP模型的40nm MOS器件HCI可靠性模型研究[D]. 张孟迪. 华东师范大学, 2012(01)
- [5]新型纳米器件的电学特性和可靠性研究[D]. 刘志英. 复旦大学, 2011(12)
- [6]应变PMOS器件阈值电压及其可靠性的模拟研究[D]. 周东. 江南大学, 2011(07)
- [7]电路级NBTI效应的研究[D]. 宋芳芳. 华南理工大学, 2010(03)
- [8]深亚微米N型高压DDDMOSFET热载流子注入可靠性研究[D]. 邓樟鹏. 华东师范大学, 2010(03)
- [9]功率集成电路中高压MOS器件及其可靠性的研究[D]. 韩成功. 浙江大学, 2010(08)
- [10]微纳米PMOS器件的NBTI效应研究[D]. 曹艳荣. 西安电子科技大学, 2009(04)